Техническое задание на разработку цифрового устройства в САПР Quartus

Основная цель

Спроектировать, смоделировать и проанализировать работу цифрового устройства с использованием среды автоматизированного проектирования Quartus. Работа выполняется двумя независимыми методами для последующего сравнения.

Объем работ и требования

1. Разработка на стандартных блоках (Graphical Entry)

• Составить и обосновать выбор упрощенной функциональной схемы устройства с последующей необходимой доработкой.
• Разработать полную схему в САПР, используя только предоставляемые средой стандартные блоки (логические элементы И, НЕ, дешифраторы, триггеры и т.д.) или библиотечные функции, соответствующие реальным микросхемам.
• Запрещено: использовать вставки кода на SystemVerilog (HDL) и автоматические макросы (мегафункции).
• Протестировать работу схемы с построением и анализом временных диаграмм.

2. Разработка на языке SystemVerilog (HDL Entry)

• Реализовать ту же функциональность устройства, используя язык описания аппаратуры SystemVerilog.
• Описать работу схемы с использованием временных диаграмм, полученных в результате моделирования.

3. Сравнительный анализ и синтез

• Провести анализ двух примененных подходов к проектированию (графический и HDL), выделив их преимущества, недостатки и области применения.
• Обосновать выбор конкретной модели FPGA (ПЛИС), на базе которой будет выполняться синтез разработанной схемы.
• Выполнить полное моделирование проекта в САПР Quartus.
• Выполнить назначение физических входов и выходов проектируемой схемы на выводах выбранной FPGA.

Ожидаемый результат

Полностью функционирующие и протестированные проекты, реализующие заданную логику, выполненные двумя методами. Подробный отчет, включающий схемы, диаграммы, анализ и обоснование принятых решений.